Porquê o binário

Um circuito digital distingue dois níveis de tensão: baixo (0) e alto (1). Dois níveis são fiáveis, porque o ruído não os confunde.

• Bit: 1 dígito binário. Nibble: 4 bits. Byte: 8 bits.
• Com n bits há 2ⁿ combinações: 16 com 4 bits, 256 com 8, 65 536 com 16.
• Maior valor sem sinal em n bits: 2ⁿ − 1 (255 em 8 bits).

Sistemas posicionais e bases

Valor = soma de cada algarismo × base elevada à posição.

Potências de 2: 1, 2, 4, 8, 16, 32, 64, 128, 256, 512, 1024.

Hex: A = 10, B = 11, C = 12, D = 13, E = 14, F = 15.

Exemplo resolvido · Binário para decimal

Converter 1101 0110₂.

128 + 64 + 16 + 4 + 2 = 214

Exemplo resolvido · Decimal para binário

Converter 202 por divisões sucessivas por 2.

Restos de baixo para cima: 1100 1010₂.

Binário e hexadecimal

Cada algarismo hex = 4 bits. Agrupa-se de 4 em 4, a partir da direita.

3AF₁₆ = 0011 1010 1111₂ = 3×256 + 10×16 + 15 = 943
1011 0111₂ = B7₁₆ = 11×16 + 7 = 183

Exemplo resolvido · Decimal para hexadecimal

Converter 478 por divisões sucessivas por 16.

Restos de baixo para cima: 1DE₁₆. Verificação: 1×256 + 13×16 + 14 = 478. Em binário: 0001 1101 1110.

Números fracionários

Depois da vírgula, pesos negativos: 2⁻¹ = 0,5; 2⁻² = 0,25; 2⁻³ = 0,125.

Exemplo · 13,375₁₀

• Parte inteira: 13 = 1101₂.
• Parte fracionária, multiplicar por 2: 0,375 → 0,75 (bit 0), 1,5 (bit 1), 1,0 (bit 1).
• Resultado: 1101,011₂.

Nem todo o decimal é binário finito: 0,1₁₀ = 0,0001 1001 1001…₂.

Fracionários em hexadecimal

Depois da vírgula, pesos 16⁻¹ = 0,0625 e 16⁻² = 0,00390625. Cada algarismo hex são 4 bits.

• 0,B8₁₆ = 11/16 + 8/256 = 0,6875 + 0,03125 = 0,71875. Em binário: 0,1011 1000₂ = 0,10111₂.
• 13,375₁₀: 13 = D; 0,375 × 16 = 6,0. Resultado D,6₁₆ (confirma com 1101,011₂: 1101 = D, 0110 = 6).
• 10,8₁₀: 10 = A; 0,8 × 16 = 12,8 (C), resto 0,8 repete: A,CCC…₁₆, dízima.

Soma binária

    1011   (11)
  + 0110   (6)
  ------
   10001   (17)

O transporte final pede um 5.º bit: o resultado já não cabe em 4.

Subtração por empréstimo: 0110 − 0011 = 0011 (6 − 3). Em hardware soma-se o complemento a dois.

Representar números com sinal

O MSB é o sinal: 0 positivo, 1 negativo.

Complemento a 2: inverter todos os bits e somar 1.

Intervalo em n bits: de −2ⁿ⁻¹ a +(2ⁿ⁻¹ − 1). Em 4 bits, −8 a +7; em 8 bits, −128 a +127.

Exemplo resolvido · Complemento a 2

a) −37 em 8 bits. 37 = 0010 0101. Inverter: 1101 1010. Somar 1: 1101 1011 (DB₁₆).

b) 1111 0000 em 8 bits. MSB = 1, negativo. Inverter: 0000 1111. Somar 1: 0001 0000 = 16. Valor −16.

Atalho: o MSB pesa −128. Logo −128 + 64 + 32 + 16 = −16.

Exemplo resolvido · Subtrações em complemento a 2

Em 4 bits.

7 − 5: 0111 + 1011 = 1 0010. Descartar o transporte: 0010 = +2.

5 − 7: −7 = 1001. 0101 + 1001 = 1110. Inverter 0001, somar 1: 0010. Valor −2.

A mesma soma serve para somar e subtrair.

Overflow

Resultado que não cabe no número de bits.

• Sem sinal: transporte final = 1.
• Com sinal: dois operandos do mesmo sinal e resultado de sinal diferente.

5 + 4 em 4 bits:   0101 + 0100 = 1001   (lê-se −7)   overflow
(−6) + (−4):       1010 + 1100 = 0110   (lê-se +6)   overflow
3 + (−5):          0011 + 1011 = 1110   (−2)         correto

Sinais diferentes nunca dão overflow.

BCD

Cada algarismo decimal em 4 bits (0000 a 1001). As combinações 1010 a 1111 não se usam.

• 47 em binário: 0010 1111. 47 em BCD: 0100 0111.
• 159 em BCD: 0001 0101 1001 (12 bits).

Soma em BCD: se um grupo passar de 9, somar 0110.

8 + 5: 1000 + 0101 = 1101 → + 0110 = 1 0011 → 0001 0011 = 13.

Código Gray

Dois valores consecutivos diferem num único bit.

Binário 1011 → Gray: 1, 1⊕0, 0⊕1, 1⊕1 = 1110.

ASCII

Número de 7 bits por caráter.

• Algarismo n tem código 48 + n.
• Minúscula = maiúscula + 32 (liga o bit 5).
• "Bit" = 42 69 74.

Unicode (UTF-8) estende a ideia a todas as línguas.

Bit de paridade

Bit extra para detetar erros.

• Paridade par: total de uns (dados + paridade) par.
• Paridade ímpar: total ímpar.

Gerar (par) para 1011001: quatro uns → paridade 0 → 0 1011001.

Verificar 0 1001001: três uns → ímpar → erro.

Limites: deteta um número ímpar de bits trocados; não deteta dois; não corrige. P = D₀ ⊕ D₁ ⊕ … ⊕ Dₙ.

As sete portas

O círculo num símbolo significa inversão.

Tabelas de verdade das portas

n entradas dão 2ⁿ linhas. A XOR de várias entradas dá 1 se o número de uns for ímpar.

Uma função descreve-se por palavras, tabela, expressão ou esquema. Com n variáveis há 2^(2ⁿ) funções (16 com 2 variáveis: as 6 portas de duas entradas, 2 constantes, 4 que copiam uma entrada ou o seu complemento e 4 menos usadas).

Circuitos integrados 74xx

Nos de 14 pinos: pino 14 = V_CC, pino 7 = GND.

Exemplo resolvido · Do enunciado ao circuito

Alarme: toca (F) se estiver armado (S) e a porta (P) ou a janela (J) estiver ativa.

• Regra: F = S·(P + J).
• Tabela: F = 1 em SPJ = 101, 110 e 111.
• Circuito: OR (7432) com P e J, depois AND (7408) com S.

Se S = 0, a AND dá 0: o alarme nunca toca desarmado.

Postulados e teoremas

Dualidade: troca AND por OR e 0 por 1.

Teoremas de De Morgan

¬(A·B) = Ā + B̄
¬(A+B) = Ā · B̄

O complemento de um produto é a soma dos complementos, e vice-versa.

Para aplicar: trocar AND por OR (e o contrário) e complementar cada variável, respeitando os parênteses.

Generaliza-se: ¬(A·B·C) = Ā + B̄ + C̄.

Exemplo resolvido · Simplificação algébrica

a) F = A·B + A·B̄ + Ā·B

• A·B + A·B̄ = A·(B + B̄) = A. Fica A + Ā·B = A + B.

b) F = (A + B)·(A + C) = A + B·C

c) F = Ā·B·C + A·B·C + A·B·C̄

• Ā·B·C + A·B·C = B·C. A·B·C + A·B·C̄ = A·B. F = B·C + A·B.

d) ¬(A·B + C) = (Ā + B̄)·C̄ = Ā·C̄ + B̄·C̄

Formas canónicas

• Mintermo mᵢ: produto de todas as variáveis; vale 1 só na linha i. m₅ (ABC) = A·B̄·C.
• Maxtermo Mᵢ: soma de todas as variáveis; vale 0 só na linha i. M₅ = Ā + B + C̄.

SOP: OR dos mintermos onde F = 1.
POS: AND dos maxtermos onde F = 0.

Exemplo, maioria de 3 entradas:
F = Σm(3, 5, 6, 7) = ΠM(0, 1, 2, 4)

Simplificada: F = A·B + A·C + B·C.

Portas universais: NAND e NOR

Com só NAND (ou só NOR) constrói-se qualquer função.

Só com NOR: NOT idêntico; OR = NOR seguida de NOT; AND = NOR(Ā, B̄).

Vantagem: menos tipos de CI, fabrico mais simples, aproveitamento das portas livres.

Exemplo resolvido · NAND-NAND e XOR com 4 NAND

F = A·B + C·D só com NAND

F = ¬(¬(A·B)·¬(C·D)) = NAND( NAND(A,B), NAND(C,D) ). Qualquer SOP converte-se assim.

XOR com 4 NAND

N1 = NAND(A, B)      N2 = NAND(A, N1)
N3 = NAND(B, N1)     Y  = NAND(N2, N3)

AB = 00, 01, 10, 11 dão Y = 0, 1, 1, 0.

Regras do mapa

• Eixos em código Gray (00, 01, 11, 10), nunca em binário.
• Agrupam-se 1s em grupos de 1, 2, 4, 8 ou 16, retangulares.
• O mapa é cíclico: extremos opostos são vizinhos; os 4 cantos formam um grupo.
• Grupos tão grandes quanto possível, no menor número de grupos.
• Cada grupo dá um termo com as variáveis que não mudam.
• Um grupo de 2ᵏ células elimina k variáveis.

Exemplo resolvido · Três variáveis

F(A,B,C) = Σm(1, 3, 5, 6, 7)

       BC
A   00 01 11 10
0    0  1  1  0
1    0  1  1  1

• Grupo de 4 (m1, m3, m5, m7): C.
• Grupo de 2 (m6, m7): A·B.

F = C + A·B

Exemplo resolvido · Detetor de primos

Entrada de 4 bits ABCD. F = 1 se for primo: 2, 3, 5, 7, 11, 13.

AB\CD 00 01 11 10
00     0  0  1  1
01     0  1  1  0
11     0  1  0  0
10     0  0  1  0

m2+m3: Ā·B̄·C. m3+m11: B̄·C·D. m5+m13: B·C̄·D. m7+m3: Ā·C·D.

F = Ā·B̄·C + B̄·C·D + B·C̄·D + Ā·C·D

Condições indiferentes (don't care)

Combinações que nunca acontecem ou cuja saída não interessa. Marcam-se com X e usam-se como 1 ou 0, o que der grupos maiores.

Dígito BCD ≥ 5 (códigos 10 a 15 indiferentes)

AB\CD 00 01 11 10
00     0  0  0  0
01     0  1  1  1
11     X  X  X  X
10     1  1  X  X

Grupos: linha A=1 (8), B·D (4), B·C (4). F = A + B·C + B·D

Forma POS: agrupar os zeros

F(A,B,C) = Σm(0, 1, 3, 7)

       BC
A   00 01 11 10
0    1  1  1  0
1    0  0  1  0

• Zeros: m4+m5 → A·B̄; m2+m6 → B·C̄.
• F̄ = A·B̄ + B·C̄.
• De Morgan: F = (Ā + B)·(B̄ + C).

Método de projeto

Saída depende só das entradas atuais: sem memória.

1. Especificar entradas, saídas e regra.
2. Construir a tabela de verdade.
3. Obter a expressão (SOP ou POS).
4. Simplificar (Boole ou Karnaugh).
5. Desenhar com portas e CI.
6. Simular todas as combinações; só depois montar.

Half adder e full adder

Half adder: S = A ⊕ B, Cout = A·B.

Full adder: soma A + B + Cin.

• S = A ⊕ B ⊕ Cin (1 se nº ímpar de uns).
• Cout = A·B + A·Cin + B·Cin = A·B + Cin·(A ⊕ B).
• Circuito: dois half adders e uma OR.

Somador de 4 bits e subtrator

Em cadeia, o Cout de cada full adder liga ao Cin do seguinte. CI: 7483.

Somador/subtrator: um XOR em cada B, com sinal M ligado também ao Cin.

• M = 0: S = A + B.
• M = 1: B̄ + 1, logo S = A − B.

Teste: A = 0111, B = 0101, M = 1: 0111 + 1010 + 1 = 1 0010. S = 0010 = 2.

Defeito: o transporte atravessa todos os estágios (ripple carry).

Descodificador e comparador

Descodificador n para 2ⁿ: ativa uma só saída (um mintermo). O 74138 é 3 para 8, saídas ativas a baixo.

Full adder com 74138 e 7420: S = NAND(Y1, Y2, Y4, Y7); Cout = NAND(Y3, Y5, Y6, Y7).

Comparador de 1 bit: A=B (XNOR), A>B (A·B̄), A<B (Ā·B). Para 4 bits: 7485.

Codificador de prioridade: 74148 (8 para 3). 7 segmentos: 7447 (BCD, saídas ativas a baixo, ânodo comum); 7448 para cátodo comum.

Multiplexer

Escolhe uma de 2ⁿ entradas, segundo n linhas de seleção.

Y = S̄1·S̄0·I0 + S̄1·S0·I1 + S1·S̄0·I2 + S1·S0·I3

CI: 74157 (quatro 2 para 1), 74153 (dois 4 para 1), 74151 (8 para 1).

F = Σm(1, 2, 4, 7) com MUX 4 para 1 (seleção AB, dados C):

É A ⊕ B ⊕ C.

Componentes de base

• Resistência (o componente, a que o referencial chama resistor): V = R·I. Código de cores: preto 0, castanho 1, vermelho 2, laranja 3, amarelo 4, verde 5, azul 6, violeta 7, cinzento 8, branco 9.
• Condensador: 100 nF junto de cada CI (desacoplamento).
• Díodo / LED: um sentido só; LED com resistência em série.
• Transístor: interruptor comandado por corrente na base (liga cargas como o avisador sonoro, ou buzzer).
• Indutor: guarda energia em campo magnético; no relé, díodo de roda livre.

330 Ω = laranja, laranja, castanho. 4,7 kΩ = amarelo, violeta, vermelho.

Exemplos resolvidos · LED e transístor

LED (2 V, 10 mA) a uma alimentação de 5 V: R = (5 − 2) / 0,010 = 300 Ω, a meio entre 270 Ω e 330 Ω (série E12). Valor imediatamente acima: 330 Ω. Corrente real ≈ 9,1 mA.

Transístor a ligar um avisador sonoro (buzzer) de 20 mA a uma porta 74HC00 (V_OH ≥ 3,84 V com I_OH = −4 mA):

• I_B = 20 / 10 = 2 mA (ganho forçado de 10).
• R_B = (3,84 − 0,7) / 0,002 = 1570 Ω → 1,5 kΩ, com I_B ≥ 2,1 mA.
• Com 74LS00 não serve: I_OH = −0,4 mA, cinco vezes menos do que a base precisa.

Pull-down: resistência de 10 kΩ para GND mantém a entrada a 0 quando o botão está aberto.

Simbologia ANSI/IEEE e leitura de esquemas

• Símbolos normalizados: resistência, condensador, díodo, LED, transístor, massa, V_CC.
• Portas com desenho distintivo e retangular (com "&" e "≥1"), ambos previstos na ANSI/IEEE 91 e na IEC 60617-12.
• Círculo = inversão.

Ler um esquema:

1. Identificar alimentação e massa.
2. Seguir o sinal da esquerda para a direita.
3. Reconhecer cada porta pelo símbolo.
4. Dar nome a cada fio intermédio e anotar o valor dos componentes.

Símbolos dos componentes

Resistência    ----[ R ]----
Condensador    ----| |----
Díodo          ----|>|----    ânodo -> cátodo
LED            ----|>|----    com duas setas a sair
Transístor NPN       C
                    /
             B ---- |         seta no emissor para fora
                    \>
                     E
Massa (GND)    |        Alimentação (V_CC)   +5 V
              ---                              ^
               -                               |

Símbolos das portas lógicas

NOT              AND              NAND
      |\                ____             ____
 A ---| >o-- Y     A ---|    \      A ---|    \
      |/               |     )-- Y       |     )o- Y
                  B ---|____/       B ---|____/

OR               NOR              XOR
    _____            _____            _____
 A -\     \       A -\     \      A -\\     \
     )     )-- Y      )     )o- Y     ))     )-- Y
 B -/_____/       B -/_____/       B -//_____/

XNOR = XOR com círculo na saída.

Estilo retangular (IEC 60617-12 e ANSI/IEEE 91)

Exemplo resolvido · Ler um esquema

        +-----+
 A -----| &   |
        |     |------ X ------+
 B -----|     |               |   +------+
        +-----+               +---| >=1  |
                                  |      |----- F
        +-----+               +---|      |
 C -----| 1  o|------ Y ------+   +------+
        +-----+

X = A·B (caixa &); Y = C̄ (caixa 1 com círculo); F = X + Y = A·B + C̄.

F = 1 em 000, 010, 100, 110 e 111: Σm(0, 2, 4, 6, 7). Com C = 0, F = 1; com C = 1, F = A·B.

Exemplo resolvido · Componentes e layout

Alarme F = S·(P + J) em breadboard com 74HC32 (OR, U1) e 74HC08 (AND, U2).

• 2 CI; 3 interruptores; 3 resistências de 10 kΩ (pull-down); 1 LED; 1 resistência de 680 Ω; 2 condensadores de 100 nF.
• LED: (3,84 − 2) / 680 ≈ 2,7 mA, abaixo dos 4 mA a que o datasheet garante V_OH ≥ 3,84 V.

Interpretar um datasheet

Exemplo resolvido · Pinout do 7400

• Porta 1: entradas 1 e 2, saída 3.
• Porta 2: entradas 4 e 5, saída 6.
• Porta 3: entradas 9 e 10, saída 8.
• Porta 4: entradas 12 e 13, saída 11.
• GND no pino 7, V_CC no pino 14.

O 7402 (NOR) tem outra disposição: nas portas 1 e 2 a saída vem antes das entradas (porta 1: saída 1, entradas 2 e 3; porta 2: saída 4, entradas 5 e 6); nas portas 3 e 4 vem depois (porta 3: entradas 8 e 9, saída 10; porta 4: entradas 11 e 12, saída 13). GND no 7 e V_CC no 14.

Marca (entalhe ou ponto) à esquerda: o pino 1 é o do canto inferior esquerdo.

Parâmetros funcionais

N_MH = V_OH(min) − V_IH(min). N_ML = V_IL(max) − V_OL(max).

Exemplo resolvido · Margens de ruído e fan-out

Valores do 74LS00 (datasheet da Texas Instruments): V_OH(min) = 2,5 V; V_OL(max) = 0,5 V; V_IH(min) = 2,0 V; V_IL(max) = 0,8 V; I_OH = −0,4 mA; I_OL = 8 mA; I_IH = 20 µA; I_IL = −0,4 mA.

• N_MH = 2,5 − 2,0 = 0,5 V.
• N_ML = 0,8 − 0,5 = 0,3 V (a que limita).
• Fan-out em nível baixo = 8 / 0,4 = 20.
• Fan-out em nível alto = 0,4 mA / 20 µA = 20.
• Fica o menor dos dois: 20.

Exemplo resolvido · Atraso e consumo

XOR de 4 NAND com 74LS00 (t_PLH típico 9 ns, t_PHL típico 10 ns, máximo 15 ns).

• Caminho crítico: A → N1 → N2 → Y, 3 portas.
• Atraso: 3 × 10 = 30 ns (típico); 3 × 15 = 45 ns (pior caso).
• As entradas têm de ficar estáveis 45 ns: frequência abaixo de 1 / 45 ns ≈ 22 MHz (≈ 33 MHz com valores típicos).
• Consumo do CI: I_CC típica 0,8 mA (saídas altas) a 2,4 mA (saídas baixas); a 5 V, 4 a 12 mW.

TTL e CMOS

74HCT: CMOS com níveis de entrada compatíveis com TTL.

Boas práticas com famílias lógicas

• Entradas não usadas: a V_CC ou a GND (AND: V_CC; OR: GND) ou a outra entrada da porta.
• Confirmar V_OH contra V_IH e V_OL contra V_IL ao misturar famílias.
• Coletor aberto: precisa de pull-up. Tri-state: terceiro estado de alta impedância, para barramentos.
• Nunca ligar duas saídas normais uma à outra.
• 100 nF de desacoplamento por CI.
• Manusear CMOS com cuidado com a estática.

Simular antes de montar

Procedimento: criar o projeto, colocar entradas e saídas com os nomes das variáveis, colocar as portas, ligar, testar contra a tabela, registar. Plano de testes: uma linha por combinação (2ⁿ), com colunas "esperado" (da tabela de verdade) e "obtido".

A breadboard

• Furos em tiras de 5, ligadas entre si; as duas metades estão separadas pelo canal central.
• Barramentos laterais para + e −; em algumas placas estão interrompidos a meio.
• CI de 14 pinos a cavalo sobre o canal central.

Boas práticas: alimentação desligada ao mexer; V_CC e GND primeiro; fios rígidos e curtos (vermelho V_CC, preto GND); 100 nF por CI; LED com resistência em série (680 Ω num 74HC, 470 Ω entre +5 V e a saída num 74LS); pull-down nas entradas de teste; montar por blocos.

Instrumentos: multímetro, fonte, ponta lógica, osciloscópio, gerador de funções. Se não funciona: medir V_CC em cada CI, massa comum, pinout, entradas soltas, testar bloco a bloco.

Exemplo resolvido · XOR com 4 NAND num 74HC00

Alimentar (14 = +5 V, 7 = GND), 100 nF, A e B em interruptores, pino 11 a um LED com 680 Ω para GND: (3,84 − 2) / 680 ≈ 2,7 mA, abaixo dos 4 mA a que o datasheet do 74HC garante V_OH ≥ 3,84 V. O LED só acende com A ≠ B.

Com 74LS00 não serve (I_OH = −0,4 mA): o LED liga-se entre +5 V e o pino 11, com 470 Ω, e acende com A = B.

Memória e flip-flops

Saída depende das entradas e do estado anterior. Sincronizado pelo sinal de relógio (clock).

• Latch SR (NOR): S=1 põe a 1; R=1 põe a 0; S=R=1 proibido. Com NAND as entradas são ativas a baixo e o proibido é S̄=R̄=0. Sensível ao nível.
• Flip-flop: sensível ao flanco do clock (ascendente: 0 para 1; descendente: 1 para 0).

CI: 7474 (2 D), 7476 (2 JK).

Registos e contadores

• Registo: n flip-flops D, uma palavra de n bits.
• Registo de deslocamento: série ↔ paralelo (74194).
• Contador binário (74161, 0 a 15). Década (7490, 0 a 9).
• Divisor de frequência: n flip-flops T dividem por 2ⁿ.

Clock de 1 kHz num contador de 3 bits: no bit mais significativo, 1000 / 8 = 125 Hz.

Máquinas de estados (FSM)

Estado atual + entradas → próximo estado + saídas.

• Moore: saída depende só do estado.
• Mealy: saída depende do estado e das entradas.

Implementação: flip-flops (estado) + lógica combinacional (próximo estado e saídas).

Tratar os estados não usados para evitar bloqueios.

Exemplo resolvido · Contador módulo 3

Sequência 00, 01, 10, 00… com flip-flops D.

D1 = Q0 e D0 = Q̄1·Q̄0.

O estado 11 vai para 10: se o circuito arrancar aí, entra na sequência em 1 ciclo.

Exemplo resolvido · Detetor da sequência 101

Moore com 4 estados: S0 (00), S1 (01), S2 (10), S3 (11).

D0 = x, D1 = Q0·x̄ + Q1·Q̄0·x, Z = Q1·Q0.

Entrada 1 0 1 0 1: S1, S2, S3 (Z=1), S2, S3 (Z=1).

Erros comuns

• Ler os restos da divisão de cima para baixo.
• Esquecer o +1 do complemento a 2, ou ignorar o overflow.
• Achar que a paridade corrige.
• Eixos do Karnaugh em binário em vez de Gray; grupos de 3 ou em diagonal.
• Aplicar De Morgan sem complementar as variáveis.
• Esquecer V_CC e GND, ou o condensador de 100 nF.
• Entradas soltas, sobretudo em CMOS; LED sem resistência.
• Montar sem simular, ou testar uma só combinação.

Exercícios resolvidos (1)

C9₁₆ = 12×16 + 9 = 201 = 1100 1001₂.

−45 em 8 bits (compl. a 2): 0010 1101 → 1101 0010 → +1 = 1101 0011.

9 − 12 em 5 bits: 01001 + 10100 = 11101 → inverter 00010, +1 = 00011: −3.

Paridade par: 1 0110101 tem cinco uns, ímpar: há erro.

2025 em hexadecimal: 2025 ÷ 16 = 126 r 9; 126 ÷ 16 = 7 r 14 (E); 7 ÷ 16 = 0 r 7: 7E9₁₆ (7×256 + 14×16 + 9 = 2025).

0,A4₁₆ = 10/16 + 4/256 = 0,625 + 0,015625 = 0,640625. 5,5625₁₀: 0,5625 × 16 = 9,0: 5,9₁₆.

Exercícios resolvidos (2)

Karnaugh Σm(0, 2, 5, 7, 8, 10, 13, 15): cantos B̄·D̄; centro B·D. F = B̄·D̄ + B·D (XNOR de B e D).

(A + B)·C̄ só com NOR: F = NOR( NOR(A,B), C ).

Múltiplos de 3 em BCD (0, 3, 6, 9): F = Ā·B̄·C̄·D̄ + B̄·C·D + B·C·D̄ + A·D.

LED de 1,8 V e 8 mA a 3,3 V: R = 1,5 / 0,008 = 187,5 Ω → 220 Ω (valor E12 imediatamente acima; ≈ 6,8 mA).

Ler um esquema: NOR(A,B) seguida de NAND com C: F = ¬(¬(A+B)·C) = A + B + C̄, que só vale 0 na linha 001.

Componentes: um LED que acende com X e Y fechados, com 74HC08: porta 1 (pinos 1 e 2, saída 3), 2 interruptores com pull-down de 10 kΩ, LED com 680 Ω, 100 nF entre 14 e 7, entradas livres a GND.