Resultados de aprendizagem

1. Operar em binário e converter bases.
2. Aplicar portas lógicas e álgebra de Boole.
3. Projetar circuitos combinacionais.
4. Compreender circuitos sequenciais (flip-flops).

Sistemas de numeração

• Bit (0/1), nibble (4 bits), byte (8 bits).
• Conversão dec→bin: divisões sucessivas por 2.
• Hex = grupos de 4 bits (compacto).

Aritmética e representação

• Soma binária (com transporte/carry).
• Números negativos: complemento a 2.
• Código BCD, ASCII, Gray.

0101 (5)
+0011 (3)
─────
1000 (8)

Portas lógicas

NAND e NOR são universais (constroem qualquer função).

Tabela de verdade

Lista todas as combinações de entradas e a saída.

A B | AND  OR  XOR
0 0 |  0    0   0
0 1 |  0    1   1
1 0 |  0    1   1
1 1 |  1    1   0

n entradas → 2ⁿ linhas.

Álgebra de Boole

A·1 = A      A+0 = A
A·0 = 0      A+1 = 1
A·A = A      A+A = A
A·Ā = 0      A+Ā = 1

De Morgan:

¬(A·B) = Ā + B̄
¬(A+B) = Ā · B̄

Simplificar reduz portas → menos custo, menos atraso.

Mapa de Karnaugh

Método visual para simplificar funções (até ~4-5 variáveis).

       B̄    B
   ┌────┬────┐
 Ā │ 1  │ 1  │
   ├────┼────┤
 A │ 0  │ 1  │
   └────┴────┘

Agrupar 1s adjacentes (potências de 2) → expressão mínima.

Circuitos combinacionais

A saída depende apenas das entradas atuais (sem memória).

Blocos típicos:

• Somador (half/full adder).
• Multiplexer (MUX) / Demultiplexer.
• Codificador / Descodificador.
• Comparador.

Projeto: especificar → tabela de verdade → simplificar (Boole/Karnaugh) → desenhar com portas.

Exemplo · Full Adder

Soma 2 bits + carry de entrada.

S    = A ⊕ B ⊕ Cin
Cout = (A·B) + (Cin·(A⊕B))

Encadeando full adders → somador de n bits (base da ALU do CPU).

Latches e flip-flops

A saída depende das entradas e do estado anterior (memória de 1 bit).

• Latch SR — set/reset.
• Flip-flop D — guarda o D na borda do clock.
• Flip-flop JK / T — toggle, contadores.

Acionados pelo clock (sincronia).

Registos e contadores

• Registo — conjunto de flip-flops (guarda n bits).
• Contador — conta pulsos de clock (binário, década).
• Registo de deslocamento — sérieparalelo.

Base de CPU (registos), temporizadores, divisores de frequência.

Máquina de estados (FSM)

Estado atual + entrada → próximo estado + saída.

Exemplo: semáforo, fechadura digital, controlador. Modela-se com diagrama de estados e implementa-se com flip-flops + lógica combinacional.

Famílias e simulação

• TTL (74xx, 5 V) · CMOS (4000/74HC, baixo consumo).
• Hoje: lógica integrada em FPGA/CPLD (descrita em VHDL/Verilog).

Simuladores: Logisim Evolution, Falstad, CircuitVerse, Tinkercad, Digital.

Boas práticas

• Sempre tabela de verdade primeiro.
• Simplificar antes de montar (Boole/Karnaugh).
• Simular e validar todos os casos.
• Cuidado com estados não usados e glitches.
• Documentar diagrama e tabela.